1. <output id="55vjf"><bdo id="55vjf"><td id="55vjf"></td></bdo></output>
    <output id="55vjf"></output>
  2. <dl id="55vjf"><bdo id="55vjf"><nobr id="55vjf"></nobr></bdo></dl>

    1. <output id="55vjf"></output>

          <output id="55vjf"></output>

                <output id="55vjf"></output>
                  <output id="55vjf"><s id="55vjf"><nobr id="55vjf"></nobr></s></output>
                  湖北東晨電子有限公司
                  首頁 | 聯系方式 | 加入收藏 | 設為首頁

                  產品展示

                  聯系方式

                  聯系人:鄧先生
                  電話:027-3725412
                  傳真:027-3725412
                  郵箱:service@localhost.com

                  當前位置:首頁 >> 技術文章 >> 正文

                  基于FPGA的信道化接收機設計

                  編輯:湖北東晨電子有限公司   時間:2013/05/27   字號:
                  摘要:基于FPGA的信道化接收機設計
                  現代電子戰場的電磁環境復雜多變,信號環境朝著密集化、復雜化、占用電磁頻譜寬帶化的方向發展。另一方面,采用陣列天線對接收信號進行信號參數估計,是電子偵察系統中常規的技術手段之一。因此,寬帶陣列接收系統有著廣泛的應用前景。傳統的寬帶陣列接收機用多臺單通道接收機并行工作,并行的同時接收不同頻點上的信號來達到全頻域覆蓋的目的,也可以用多通道接收機多個通道并行同步的工作來實現,前者增加了系統成本和讓整個并行系統同步工作的復雜度,后者當信道數比較大和指標要求比較高時,信號處理的復雜度和器件實現的可行性要求很高?;诙嘞酁V波的數字信道化陣列接收機在通信類電子戰中對跳頻信號的快速搜索以及雷達對抗中對捷變頻雷達信號的全概率截獲等表現出很高的潛在研究和應用價值。
                  1 系統組成
                  該系統設計是基于多相濾波的信道化原理,對寬帶陣列接收機進行設計,實現在單板上同時處理3路中頻70 MHz,帶寬30 MHz的模擬信號,其中子信道帶寬僅25 kHz,有利于后端模塊進行精細化信號分選和處理,信道化多相因子為8。帶外抑制大于55 dB。系統還可以將陣列中某一路子信道數據通過PCI接口上傳到PC機顯示信道化結果。系統具有完善的時鐘方案,多板連接時,可達到陣列天線的同步要求。另外,由于系統大部分數字信號處理都是在FPGA中完成,所以整個系統具有功耗小、體積小、成本低、操作靈活的特點。圖l為信道化陣列接收機的系統框圖。
                  2 硬件電路設計
                  該中頻數字接收機的硬件設計原理圖如圖2所示。中頻信號經過單端轉差分電路以差分信號形式輸入到模數轉換器,AD*5將模擬信號轉換成數字信號送入FPGA中進行處理,其中一片的處理結果通過PCI上傳到PC機顯示,兩片時鐘分配器件分別提供系統需要的多路單端和差分時鐘。
                  2.1 系統時鐘設計
                  系統的時鐘由一個晶振產生,也可以由外部提供。本系統采用102.4 MHz的晶振。晶振需要同時給FPGA和AD*5提供時鐘,為了防止其驅動力不足,設計中采用了CYPRESS公司的高速時鐘分配器件CY2309,而AD*5的時鐘輸入為差分(LVPECL)形式,倍頻器件ICS8735可以提供LVPECL電平的差分信號。所以晶振輸出的102.4 MHz時鐘首先通過時鐘分配器件CY2309將其分為5路,每路均與輸入相同,其中3路直接提供給3片FPGA,一路接到時鐘輸出接口,供下級板子使用,一路經過驅動器件ICS8375轉為3路差分時鐘提供給3片AD*5作為采樣時鐘。由于CY 2309和ICS8375都是零延遲器件,這樣可以使多板之間保持時鐘同步,減小因延遲帶來的誤差。
                  2.2 AD采樣電路設計
                  本系統采用的模數轉換器是AD*5(14位),其最高采樣率為105 MS/s,在中頻為70 MHz時的SNR是73.5 dB,SFDR是89 dBc,模擬帶寬高達200 MHz。
                  AD采樣率為102.4 MS/s,采樣時鐘要求質量高且相位噪聲低,如果時鐘信號抖動較大,信噪比容易惡化,很難保證有效采樣位數的精度。在布線時,應保證從晶振到時鐘輸入腳距離盡量短并且在其周圍用地包圍起來,提供充分的最短回流路徑,采樣電路與其他數字電路盡量隔離。模數混合電路設計時采用了分區不分割的方案,以提高系統的電磁兼容性。在整個采樣電路下應大面積敷銅接地,以降低可能受到的電磁干擾,同時也可降低對其他電路的干擾。為了優化性能,時鐘信號采用差分形式供給,要求交流耦合。
                  上一條:集成電路_IC測試工作原理 下一條:EPLD技術的抗干擾濾波器的實現

                  1. <output id="55vjf"><bdo id="55vjf"><td id="55vjf"></td></bdo></output>
                    <output id="55vjf"></output>
                  2. <dl id="55vjf"><bdo id="55vjf"><nobr id="55vjf"></nobr></bdo></dl>

                    1. <output id="55vjf"></output>

                          <output id="55vjf"></output>

                                <output id="55vjf"></output>
                                  <output id="55vjf"><s id="55vjf"><nobr id="55vjf"></nobr></s></output>
                                  校服下小粉嫩的小奶头_亲胸揉胸膜下刺激娇喘视频_少妇高潮太爽了在线视频_尤物精品国产第一福利网站